# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-085658

(43)Date of publication of application: 30.03.2001

(51)Int.CI.

H01L 27/146 HO4N 5/335

(21)Application number: 11-255905

(71)Applicant:

SONY CORP

(22)Date of filing:

09.09.1999

(72)Inventor:

**UENO TAKAHISA** 

SUMI HIROBUMI SUZUKI RYOJI


MABUCHI KEIJI

#### (54) SOLID-STATE IMAGE PICKUP DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To obtain high quality image by attaining a good signal output through reduction of generation of dark current.

SOLUTION: A solid-state image pick up device 10 for charge accumulation is structured by arranging a pn-junction type sensor PD and pixels 11 including at least transfer transistor 13, and by floating the gate of the transfer transistor 13 under the bias condition that the gate of the transfer transistor 13 immediately before charge accumulation is cut off. Moreover, a crystal defect which generates a leak current is formed at the area near the junction area of the source/drain region of the transistor 17 connected to the gate of transfer transistor 13.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-85658

(P2001-85658A)

(43)公開日 平成13年3月30日(2001.3.30)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

HO1L 27/146

H 0 4 N 5/335

H01L 27/14

4M118

H 0 4 N 5/335

Ε 5 C 0 2 4

R

## 審査請求 未請求 請求項の数2 OL (全 15 頁)

(21)出願番号

特願平11-255905

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成11年9月9日(1999.9.9)

東京都品川区北品川6丁目7番35号

(72)発明者 上野 貴久

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 角 博文

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100080883

弁理士 松隈 秀盛


最終頁に続く

#### (54) 【発明の名称】 固体损像装置

#### (57)【要約】

暗電流の発生を低減することにより、良好な 信号出力が得られ、これにより良好な画質とすることが できる固体撮像装置を提供する。

【解決手段】 pn接合型のセンサ部PDと、少なくと も転送用トランジスタ13を含む画素11が配列されて 成り、電荷蓄積の直前の転送用トランジスタ13のゲー トがカットオフされたバイアス状態で、転送用トランジ スタ13のゲートをフローティング状態にして電荷蓄積 を行う固体撮像装置10を構成する。さらに、転送用ト ランジスタ13のゲートに接続されるトランジスタ17 のソース・ドレイン領域の接合近傍に、リーク電流が発 生する結晶欠陥を形成する。



#### 【特許請求の範囲】

【請求項1】 pn接合型のセンサ部と、少なくとも転 送用トランジスタを含む画素が配列されて成る固体撮像 装置であって、

電荷蓄積の直前の上記転送用トランジスタのゲートがカ ットオフされたバイアス状態で、上記転送用トランジス タのゲートをフローティング状態にして電荷蓄積を行う ことを特徴とする固体撮像装置。

【請求項2】 pn接合型のセンサ部と、少なくとも転 送用トランジスタを含む画素が配列されて成る固体撮像 10 装置であって、

上記転送用トランジスタのゲートに接続されるトランジ スタのソース・ドレイン領域の接合近傍に、リーク電流 が発生する結晶欠陥が形成されて成り、

電荷蓄積の直前の上記転送用トランジスタのゲートがカ ットオフされたバイアス状態で、上記転送用トランジス タのゲートをフローティング状態にして電荷蓄積を行う ことを特徴とする固体撮像装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、pn接合型のセン サ部と、少なくとも転送用トランジスタを含む画素が配 列されて成る固体撮像装置に係わる。

#### [0002]

【従来の技術】固体撮像装置の1種として、フォトダイ オードを有して成る単位画素にMOSトランジスタを形 成してスイッチングを行うようにしたMOS型の固体撮 像装置がある。

【0003】このうち1画素に4つのMOSトランジス タを形成した固体撮像装置を図13に示す。この固体撮 30 23のゲートは水平走査回路125に接続され、駆動パ 像装置110は、pn接合型のフォトダイオードPD

(112)を有して成る各単位画素111に、それぞれ MOSトランジスタ(MISトランジスタ)から成る転 送トランジスタ113と、増幅トランジスタ114と、 リセットトランジスタ115と、垂直選択トランジスタ 116とを有し、この単位画素111がマトリクス状に 配列されて構成されている。

【0004】転送トランジスタ113は、ソース/ドレ インの一方がフォトダイオードPDに接続され、他方が に接続され、ゲート(転送ゲート)が垂直読み出し線1 18に接続されている。転送トランジスタ113とリセ ットトランジスタ115の接続中点、即ちリセットトラ ンジスタ115のソース/ドレインの一方と兼用する転 送トランジスタ113のソース/ドレインの他方は、い わゆるフローティングディフュージョンFDとして構成 される。この転送トランジスタ113は、フォトダイオ ードPDに蓄積された電荷をフローティングディフュー ジョンFDに転送する。増幅トランジスタ114は、ソ ース/ドレインがそれぞれ電源電位 $V_{DD}$ と垂直選択トラ 50 オンになる。 2

ンジスタ116とに接続され、ゲートがフローティング ディフュージョンFDに接続されている。この増幅トラ ンジスタ114は、FDに転送された電荷を増幅して信 号とする。リセットトランジスタ115は、ソース/ド レインの他方が電源電位VDDに接続され、ゲートが水平 リセット線119に接続されている。このリセットトラ ンジスタ115は、フローティングディフュージョンF Dの電荷を排出してリセットする。 増幅トランジスタ1 14に直列接続された垂直選択トランジスタ116は、 ソース/ドレインの他方が垂直信号線121に接続さ れ、ゲートが垂直選択線120に接続されている。この 垂直選択トランジスタ116は、増幅トランジスタ11 4により生成された信号を垂直信号線121に送る。

【0005】垂直選択線120は垂直走査回路124に 接続され、駆動パルスφVS〔φVS1,・・・φVS m ,  $\phi$  V  $S_{m+1}$  , ・・・〕が供給される。例えばm行の 垂直選択線120mには垂直走査回路124から駆動パ ルス o V Sm が印加される。垂直読み出し線118も垂 直走査回路124に接続され、駆動パルスφTX [φT  $20 X_1$ , ・・・  $\phi T X_m$ ,  $\phi T X_{m+1}$ , ・・・〕が供給さ れる。例えばm行の垂直読み出し線118mには垂直走 査回路124から駆動パルスφTXm が印加される。水 平リセット線119は水平走査回路125に接続され、 駆動パルスφRST [φRST1, ・・・φRS

 $T_{n-1}$ ,  $\phi RST_n$ , ・・・〕が供給される。例えばn 列の水平リセット線119nには水平走査回路125か ら駆動パルス $\phi$ RST $_n$ が印加される。また、垂直信号 線121は水平選択トランジスタ123を介して水平信 号線122に接続されている。水平選択トランジスタ1  $\nu\lambda\phi$  HS  $[\phi$  HS $_1$ ,  $\cdots\phi$  HS $_{n-1}$ ,  $\phi$  HS $_n$ , ・・・〕が供給される。例えばn列の水平選択トランジ スタ123nのゲートには水平走査回路125から駆動 パルスøHSn が印加される。

【0006】水平信号線122の先には差動アンプと帰 還抵抗からなる電流電圧変換回路126があり、水平信 号線122からの信号電流を電圧に変換して信号出力φ OUTとして出力する。

【0007】この固体撮像装置110の駆動タイミング リセットトランジスタ115のソース/ドレインの一方 40 チャートを図14に示す。m行の垂直選択線120の駆 動パルスφVSm は、1水平走査期間1H中は高レベル になっており、その他の期間は低レベルになっている。 従って、この1Hの間はm行の単位画素111の垂直選 択トランジスタ116はオンになっている。m行の垂直 読み出し線118の駆動パルスφTXmは、上記の水平 走査期間1Hの先頭の水平ブランキング期間HBLKの 間だけ高レベルになり、その他は低レベル例えばOVと なっている。従って、水平ブランキング期間HBLKの 間だけm行の単位画素111の転送トランジスタ13が

【0008】一方、n列の駆動パルスφHSn は、上記 の水平走査期間1Hのうちn列が選択される1bitの 期間を4つの期間 t1 ~ t4 に分割したうちの第2の期 間t2~第4の期間t4だけ高レベルになり、その他は 低レベルになっている。従って、この第2の期間 t2~ 第4の期間 t4 のみn列の水平選択トランジスタ123 nがオンになって、垂直信号線121から水平信号線1 2 2 への信号の伝送が可能になっている。 n 列の水平リ セット線19nの駆動パルスφRSTn は、上記のn列 が選択される1bitの期間を4つの期間t1~t4に 分割したうちの第3の期間 t3 だけ高レベルになり、そ の他は低レベルになっている。従って、この第3の期間 t3 においてn列の各単位画素111のリセットトラン ジスタ115がオンになり、フローティングディフュー ジョンFDの電位が電源電位VDDにリセットされる。 尚、図14における一番下の波形は信号出力 φ O U T を 示している。

【0009】この駆動タイミングチャートを参照して、 図13の固体撮像装置110の駆動を順を追って説明す る。まず、m行が選択される水平走査期間1Hの先頭の 20 水平ブランキング期間HBLKにおいて、垂直選択線1 20mの駆動パルスφVSm が高レベルになって、m行 の単位画素111の垂直選択トランジスタ116がオン になると共に、m行の垂直読み出し線118mの駆動パ ルスφTXm も高レベルになるため、m行の各単位画素 111の転送トランジスタ113もオンになる。これに より、フォトダイオードPDに蓄積されていた電荷がフ ローティングディフュージョンFDに転送される。フロ ーティングディフュージョンFDに電荷が転送されて蓄 積されることにより、増幅トランジスタ114のゲート が制御され、増幅トランジスタ114がオンになり、フ ローティングディフュージョンFDの電荷の量に対応し た信号が増幅トランジスタ114から垂直選択トランジ スタ116に向かう。垂直選択トランジスタ116もオ ンになっているため、信号は垂直選択トランジスタ11 6を経て垂直信号線121に伝送される。この水平ブラ ンキング期間HBLKの時点では水平選択トランジスタ 123がオフになっているので、信号は垂直信号線12 1にとどまっている。

【0010】水平ブランキング期間HBLKが終了すると、垂直読み出し線118mの駆動パルス $\phi TX_m$ が低レベル例えば0 Vになるので、転送トランジスタ113がオフになる。これにより、フォトダイオードPDに光電変換した電荷の蓄積を行うことが可能になる。

【0011】この後は図示しないが、1列から順次1b i t o期間ずつ各列に水平走査回路125からの駆動パルスが印加されていく。図14に示すn列においては、次のように動作する。第1 o期間  $t_1$  では、1列から前のn-1列が選択されているときと同じ状態であるので省略する。第2 o期間  $t_2$  では、駆動パルスo H S n が

高レベルになり、このn列の水平選択トランジスタ123nがオンになり、垂直信号線121にあった信号が水平信号線122に伝送され、電流電圧変換回路126を経て信号出力 $\phi$ OUTとして出力される。これにより、信号出力 $\phi$ OUTに、蓄積された電荷に対応した信号成分、いわゆるノイズ成分を含む画像信号 $S_1$ が現れる。第3の期間  $t_3$ では、駆動パルス $\phi$ H $S_n$ が高レベルの

分、いわゆるノイズ成分を含む画像信号S<sub>1</sub> が現れる。 第3の期間t3 では、駆動パルス oHSn が高レベルの ままで、水平リセット線119nの駆動パルスφRST n が高レベルになる。これにより、n列の単位画素11 1のリセットトランジスタ115がオンになり、フロー ティングディフュージョンFDの電位がリセットされて 電源電位VDDに等しくなる。増幅トランジスタ114を 流れる信号電流も減少していく。第4の期間 t4 では、 駆動パルス $\phi$ HS $_n$ が高レベルのままで、水平リセット 線119nの駆動パルス $\phi$ RST $_n$ が低レベルになる。 これにより、n列の単位画素111のリセットトランジ スタ115がオフになり、フローティングディフュージ ョンFDの電位が電源電位VDDに保持され、増幅トラン ジスタ114にはこの電位に応じた信号電流が流れる。 このとき、垂直選択トランジスタ116及びn列の水平 選択トランジスタ123nはオンのままなので、リセッ トされた電位に基づく信号電流が垂直信号線121n及

【0012】そして、相関二重サンプリングCDSによって2つの信号成分 $S_1$ 及び $S_0$ を演算することにより、固定パターンノイズを除去することができる。

基づく信号成分、いわゆるノイズ成分S0 が現れる。

び水平信号線122を経て電流電圧変換回路126で電

圧に変換されて信号出力  $\phi$  OUTとして出力される。これにより、信号出力  $\phi$  OUTに、リセットされた電位に

#### [0013]

【発明が解決しようとする課題】しかしながら、上述の構成の固体撮像装置110では、転送トランジスタ113のゲート下の界面において、フォトダイオードPD側からフローティングディフュージョンFD側へ電荷の移動が生じることがある。このことに起因して、フローティングディフュージョンFDの電位が変化し、増幅トランジスタ114を流れる信号電流が変化してしまい、その結果暗電流が発生してしまうことがある。

【0014】上述した問題の解決のために、本発明にお40いては、暗電流の発生を低減することにより、良好な信号出力が得られ、これにより良好な画質とすることができる固体撮像装置を提供するものである。

### [0015]

【課題を解決するための手段】本発明の固体撮像装置は、pn接合型のセンサ部と、少なくとも転送用トランジスタを含む画素が配列されて成り、電荷蓄積の直前の転送用トランジスタのゲートがカットオフされたバイアス状態で、転送用トランジスタのゲートをフローティング状態にして電荷蓄積を行うものである。

省略する。第2の期間  $oldsymbol{t}_2$  では、駆動パルス $oldsymbol{\phi}$   $oldsymbol{H}$   $oldsymbol{S}_n$  が  $oldsymbol{50}$  【0016】上述の本発明の構成によれば、転送用トラ

ンジスタのゲートがカットオフされたバイアス状態で、ゲートをフローティング状態とすることにより、バイアス状態におけるゲートと外部との間の容量を利用して、ゲートに負電位を付与することができる。これにより、ゲートの下のポテンシャル分布を変化させて、ゲート下の電荷の移動を抑制することが可能になる。

【0017】本発明の固体撮像装置は、pn接合型のセ

ンサ部と、少なくとも転送用トランジスタを含む画素が 配列されて成り、転送用トランジスタのゲートに接続さ れるトランジスタのソース・ドレイン領域の接合近傍に リーク電流が発生する結晶欠陥が形成されて成り、電荷 蓄積の直前の転送用トランジスタのゲートがカットオフ されたバイアス状態で、転送用トランジスタのゲートを フローティング状態にして電荷蓄積を行うものである。 【0018】上述の本発明の構成によれば、転送用トラ ンジスタのゲートに接続されるトランジスタのソース・ ドレイン領域の接合近傍にリーク電流が発生する結晶欠 陥が形成されていることにより、バイアス状態にあるこ のトランジスタのゲートとソース・ドレイン領域との間 の容量を利用してフローティング状態にある転送用トラ ンジスタのゲートに負電位を付与することができるだけ でなく、接合近傍に形成された結晶欠陥に起因するリー ク電流によってさらに転送用トランジスタのゲートに負

# とができる。 【0019】

【発明の実施の形態】本発明は、pn接合型のセンサ部と、少なくとも転送用トランジスタを含む画素が配列されて成る固体撮像装置であって、電荷蓄積の直前の転送用トランジスタのゲートがカットオフされたバイアス状態で、転送用トランジスタのゲートをフローティング状態にして電荷蓄積を行う固体撮像装置である。

電位を付与することができる。従って、より効果的に転

送用トランジスタのゲート下の電荷の移動を抑制するこ

【0020】本発明は、pn接合型のセンサ部と、少なくとも転送用トランジスタを含む画素が配列されて成る固体撮像装置であって、転送用トランジスタのゲートに接続されるトランジスタのソース・ドレイン領域の接合近傍にリーク電流が発生する結晶欠陥が形成されて成り、電荷蓄積の直前の転送用トランジスタのゲートがカットオフされたバイアス状態で、転送用トランジスタのゲートをフローティング状態にして電荷蓄積を行う固体撮像装置である。

【0021】本発明の一実施の形態の固体撮像装置の回路構成図を図1に示す。この固体撮像装置10は、フォトダイオードPD(12)を有して成る各単位画素11に、それぞれMOSトランジスタ(MISトランジスタ)から成る転送トランジスタ13と、増幅トランジスタ14と、リセットトランジスタ15と、垂直選択トランジスタ16とを有し、この単位画素11がマトリクス状に配列されて構成されている。

•

【0022】転送トランジスタ13は、ソース/ドレイ ンの一方がフォトダイオードPDに接続され、他方がリ セットトランジスタ15のソース/ドレインの一方に接 続され、ゲート(転送ゲート)が垂直読み出し線18に 接続されている。転送トランジスタ13とリセットトラ ンジスタ15の接続中点、即ちリセットトランジスタ1 5のソース/ドレインの一方と兼用する転送トランジス タ13のソース/ドレインの他方は、いわゆるフローテ ィングディフュージョンFDとして構成される。この転 10 送トランジスタ13は、フォトダイオードPDに蓄積さ れた電荷をフローティングディフュージョンFDに転送 する。増幅トランジスタ14は、ソース/ドレインがそ れぞれ電源電位VDDと垂直選択トランジスタ16とに接 続され、ゲートがフローティングディフュージョンFD に接続されている。この増幅トランジスタ14は、FD に転送された電荷を増幅して信号とする。リセットトラ ンジスタ15は、ソース/ドレインの他方が電源電位V DDに接続され、ゲートが水平リセット線19に接続され ている。このリセットトランジスタ15は、フローティ 20 ングディフュージョンFDの電荷を排出してリセットす る。増幅トランジスタ14に直列接続された垂直選択ト ランジスタ16は、ソース/ドレインの他方が垂直信号 線21に接続され、ゲートが垂直選択線20に接続され ている。この垂直選択トランジスタ16は、増幅トラン ジスタ14により生成された信号を垂直信号線21に送

【0023】垂直選択線20は、垂直走査回路24に接 続され、駆動パルス $\phi$  V S  $[\phi$  V  $S_1$  , ・・・ $\phi$  V $S_m$ ,  $\phi V S_{m+1}$ , ・・・〕が供給される。例えばm行 の垂直選択線20mには垂直走査回路24から駆動パル スφ V Sm が印加される。水平リセット線19は、水平 走査回路25に接続され、駆動パルスφRST [φRS  $T_1$ ,  $\cdot \cdot \cdot \phi RST_{n-1}$ ,  $\phi RST_n$ ,  $\cdot \cdot \cdot \cdot$ ] が供 給される。例えばn列の水平リセット線19nには水平 走査回路25から駆動パルス φRSTn が印加される。 また、垂直信号線21は、水平選択トランジスタ23を 介して水平信号線22に接続されている。水平選択トラ ンジスタ23のゲートは水平走査回路25に接続され、 駆動パルスφHS〔φHS1, ・・・φHSn-i, φH Sn,・・・」が供給される。例えばn列の水平選択ト ランジスタ23nのゲートには水平走査回路25から駆 動パルスøHSn が印加される。

【0024】水平信号線22の先には差動アンプと帰還抵抗からなる電流電圧変換回路26があり、水平信号線22からの信号電流を電圧に変換して信号出力φOUTとして出力する。

【0025】さらに、本実施の形態においては、画素の各行に1つずつ転送選択トランジスタ17が設けられる。この転送選択トランジスタ17のソース/ドレイン 50 の一方は垂直走査回路24に接続され、ソース/ドレイ

ンの他方は垂直読み出し線18に接続され、ゲートは垂 直選択線20に接続されている。転送選択トランジスタ 17のソース/ドレインの一方には、垂直走査回路24 から駆動パルス $\phi$ TX  $[\phi$ TX<sub>1</sub>, ・・・ $\phi$ TX<sub>n</sub>,  $\phi$ TXm+1,・・・〕が供給される。例えばm行の転送選 択トランジスタ17mのソース/ドレインの一方には駆 動パルス φ TXm が印加される。

【0026】このように各行に転送選択トランジスタ1 7を設けて構成することにより、次のような動作がなさ れる。まず、m行の垂直選択線20mの駆動パルスφV Sm によりm行の転送選択トランジスタ17mがオンに なったときには、m行の画素の転送トランジスタ13の ゲートに垂直読み出し線18mを介して駆動パルスøT  $X_m$  が印加される。これにより、駆動パルス $\phi T X_m$  に より転送トランジスタ13のオン/オフの切換が可能に なる。

【0027】一方、駆動パルスφVSm によりm行の転 送選択トランジスタ17mがオフになったときには、垂 直走査回路24と垂直読み出し線18mとの間のチャネ ルが切断されて転送トランジスタ13のゲートがカット オフされたバイアス状態になり、m行の垂直読み出し線 18mとこれに接続されたm行の各単位画素11の転送 トランジスタ13のゲートがフローティング状態にな る。

【0028】このように転送トランジスタ13のゲート がカットオフされてフローティング状態となることによ り、ゲート下の界面における暗電流の発生を低減するこ とができる。その原理を図7を用いて説明する。

【0029】図7は、転送選択トランジスタ17を模式 的に示した図であり、p型領域内にソース/ドレインと 30 なるn型領域31及び32とゲート33とを有してな る。左のn型領域31には、垂直走査回路24からの駆 動パルス φ T X<sub>m</sub> が印加され、ゲート33には垂直走査 回路24から垂直選択線20を経て駆動パルスφVSm が印加される。右のn型領域は転送トランジスタ13の ゲートに接続され、この転送トランジスタ13のゲート の電位をVcとする。そして、ゲート33と右のn型領 域32との間には容量C1を有している。

【0030】転送選択トランジスタ17がオンのとき は、チャネルがつながって前述のように駆動パルスøT Xm が転送トランジスタ13のゲートに印加される。即 ちゲート33の電位Vg が駆動パルスφTXm の電位と 一致する。

【0031】一方、転送選択トランジスタ17がオフに なると、チャネルが切断されて、右のn型領域32及び 転送トランジスタ13のゲートがカットオフされてフロ ーティング状態になる。このカットオフされるのは、ゲ ート33に印加される駆動パルスφVSm の電位が転送 選択トランジスタ17のしきい値より下がったときであ る。しかし、ゲート33に印加される駆動パルス φ V S 50 ンジスタ13もオンになる。これにより、フォトダイオ

m の電位は、しきい値を越えてさらに下がり例えばOV となるため、このときゲート33とバイアス状態にある 右のn型領域32との間の容量C1によって、右のn型 領域32のポテンシャルが負電位側にシフトする。即 ち、いわゆるクロックフィードスルーにより負電位側に シフトする。

【0032】これにより、転送トランジスタ13のゲー トの電位VG が負電位側にシフトして、ゲート下のポテ ンシャルの状態が変化するために、ゲート下でフォトダ 10 イオードPDからフローティングディフュージョンFD に電荷が移動することを抑制し、暗電流を低減すること ができると考えられる。

【0033】この固体撮像装置10の駆動タイミングチ ャートを図2に示す。m行の垂直選択線20の駆動パル スφVSm は、1水平走査期間1H中は高レベルになっ ており、その他の期間は低レベルになっている。従っ て、この1Hの間はm行の転送選択トランジスタ17m はオンになっている。m行の転送用の駆動パルス φ T X m は、上記の水平走査期間1Hの先頭の水平ブランキン グ期間HBLKの間だけ高レベルになり、その他は低レ ベル例えばOVとなっている。

【0034】一方、n列の駆動パルスφHSnは、上記 の水平走査期間1日のうちn列が選択される1bitの 期間を4つの期間 t1 ~ t4 に分割したうちの第2の期 間t2 ~第4の期間t4 だけ高レベルになり、その他は 低レベルになっている。従って、この第2の期間 t2~ 第4の期間t4のみn列の水平選択トランジスタ23n がオンになって、垂直信号線21から水平信号線22へ の信号の伝送が可能になっている。n列の水平リセット 線19nの駆動パルスφRSTn は、上記のn列が選択 される1 b i t の期間を4 つの期間 t1 ~ t4 に分割し たうちの第3の期間 t3 だけ高レベルになり、その他は 低レベルになっている。従って、この第3の期間 t3 に おいて n 列の各単位画素 1 1 のリセットトランジスタ 1 5がオンになり、フローティングディフュージョンFD の電位が電源電位VDDにリセットされる。

【0035】尚、図2における一番下の波形は、選択さ れているm行の単位画素11の転送トランジスタ13の ゲートの電位VG を示しており、その上の波形は信号出 40 力 のUTを示している。

【0036】この駆動タイミングチャートを参照して、 本実施の形態の固体撮像装置10の駆動を順を追って説 明する。まず、m行が選択される水平走査期間1Hの先 頭の水平ブランキング期間HBLKにおいて、垂直選択 線20mの駆動パルスφVSm が高レベルになって、m 行の転送選択トランジスタ17がオンになると共に、駆 動パルスoTXm も高レベルになるため、m行の各単位 画素11の転送トランジスタ13のゲートの電位Vg が 駆動パルスゥTXmと同様に高レベルになり、転送トラ

9

ードPDに蓄積されていた電荷がフローティングディフュージョンFDに転送される。フローティングディフュージョンFDに電荷が転送されて蓄積されることにより、増幅トランジスタ14がオンになり、フローティングディフュージョンFDの電荷の量に対応した信号が増幅トランジスタ14から垂直選択トランジスタ16に向かう。垂直選択線20mの駆動パルスφVSmが高レベルであるため垂直選択トランジスタ16を経て垂直信号線21に伝送される。この水平ブランキング期間HBLKの時点では水平選択トランジスタ23がオフになっているので、信号は垂直信号線21にとどまっている。

【0037】水平ブランキング期間HBLKが終了すると、駆動パルス $\phi$  T  $X_m$  が低レベル例えば0 V になるので、転送トランジスタ13 のゲートの電位も低レベルになり、転送トランジスタ13 がオフになる。これにより、フォトダイオードPDに光電変換した電荷の蓄積を行うことが可能になる。

【0038】この後は図示しないが、1列から順次1b i tの期間ずつ各列に水平走査回路25からの駆動パル スが印加されていく。図2に示すn列においては、次の ように動作する。第1の期間 t1 では、1列から前のn - 1 列が選択されているときと同じ状態であるので省略 する。第2の期間 t2 では、駆動パルス φ H Sn が高レ ベルになり、このn列の水平選択トランジスタ23nが オンになり、垂直信号線21にあった信号が水平信号線 22に伝送され、電流電圧変換回路26を経て信号出力 φOUTとして出力される。これにより、信号出力φO UTに、蓄積された電荷に対応した信号成分、いわゆる ノイズ成分を含む画素信号S<sub>1</sub> が現れる。第3の期間 t 3 では、駆動パルス  $\phi$  H S<sub>n</sub> が高レベルのままで、水平 リセット線19nの駆動パルスφRSTn が高レベルに なる。これにより、n列の単位画素11のリセットトラ ンジスタ15がオンになり、フローティングディフュー ジョンFDの電位がリセットされて電源電位VDDに等し くなる。増幅トランジスタ14を流れる信号電流も減少 していく。第4の期間  $t_4$  では、駆動パルス $\phi$ HS $_n$  が 高レベルのままで、水平リセット線19nの駆動パルス φRST<sub>n</sub> が低レベルになる。これにより、n列の単位 画素11のリセットトランジスタ15がオフになり、フ ローティングディフュージョンFDの電位が電源電位V DDに保持され、増幅トランジスタ14にはこの電位に応 じた信号電流が流れる。このとき、垂直選択トランジス タ16及びn列の水平選択トランジスタ23nはオンの ままなので、リセットされた電位に基づく信号電流が垂 直信号線21n及び水平信号線22を経て信号出力4〇 UTとして出力される。これにより、信号出力。OUT に、リセットされた電位に基づく信号成分、いわゆるノ イズ成分Soが現れる。

【0039】そして、相関二重サンプリングCDSによ 50 ートをカットオフしたバイアス状態とすることにより、

って2つの信号成分 $S_1$  及び $S_0$  を演算することにより、固定パターンノイズを除去することができる。 【0040】第4の期間  $t_4$  が終了し次のn+1列の1 b i t に移ると、駆動パルス $\phi$  H  $S_n$  も低レベルになり、n列の水平選択トランジスタ23nがオフになり、n列の信号電流は水平信号線22に流れなくなる。

【0041】そして、m行の全ての列の単位画素11から信号が読み出され、水平走査期間1 Hが終了すると、m行の垂直選択線20 mの駆動パルス $\phi$  V  $S_m$  が低レベルになり、m行の転送選択トランジスタ17がオフになる。これにより、m行の単位画素11の転送トランジスタ13のゲートがカットオフされてバイアス状態となることより、この転送トランジスタ13のゲートがフロティング状態になるため、前述のようにゲートの電位 V G が負電位側にシフトする。この負電位側にシフトした状態は、m行が選択される水平走査期間1 H以外の期間継続されるため、この間の暗電流が抑制される。例えば500行の画素であれば、残りの499 Hの間はこの状態にあるので、ほとんど暗電流を抑制できることになる。

【0042】上述の本実施の形態によれば、電荷蓄積の直前の転送トランジスタ13のゲートがカットオフされたバイアス状態で、転送トランジスタ13のゲートをフローティング状態にして電荷蓄積を行うことにより、電荷蓄積の間に転送トランジスタ13の下でフォトダイオードPDからフローティングディフュージョンFDへ電荷が流れてしまうことを抑制することができる。

【0043】続いて、本発明の固体撮像装置のその他の 実施の形態について説明する。本実施の形態は、転送を 制御する転送選択トランジスタを各単位画素に設けた場 合である。本発明の他の実施の形態の固体撮像装置の回 路構成図を図3に示す。

【0044】この固体撮像装置30は、マトリクス状に配置された各単位画素11に、転送選択トランジスタ17を設けている。転送選択トランジスタ17のソース/ドレインの一方は転送トランジスタ13のゲートに接続され、ソース/ドレインの他方は図1の構成の垂直読み出し線18の代わりに設けられた水平読み出し線28に接続され、ゲートは垂直選択線20に接続されている。水平読み出し線28は水平走査回路25に接続され、駆

【0045】図7の原理図において、本実施の形態では 左のn型領域31に印加される駆動パルスがφTXn と なる以外は先の実施の形態と同様であり、転送選択トラ ンジスタ17をオフにして、転送トランジスタ13のゲ

転送トランジスタ13のゲートをフローティング状態に すると共にゲート電位Vg を負電位側にシフトさせて暗 電流を低減することができる。

【0046】この固体撮像装置30の駆動タイミングチ ャートを図4に示す。図2に示した先の実施の形態の駆 動タイミングチャートとは若干異なっている。m行の垂 直選択線20の駆動パルスφVSmは、1水平走査期間 1 H中は高レベルになっており、その他の期間は低レベ ルになっている。従って、この1Hの間はm行の各単位 画素11の転送選択トランジスタ17はオンになってい る。 n列の駆動パルス φ H S n は、上記の水平走査期間 1 Hのうちn列が選択される1 b i t の期間だけ高レベ ルになり、その他は低レベルになっている。従って、こ の1bitの期間のみn列の水平選択トランジスタ23 nがオンになって、垂直信号線21から水平信号線22 への信号の伝送が可能になっている。n列の水平リセッ ト線19nの駆動パルスφRSTn は、上記のn列が選 択される 1 b i t の期間を 4 つの期間 t 1 ~ t 4 に分割 したうちの第1の期間 t1 だけ高レベルになり、その他 は低レベルになっている。従って、この第1の期間 t1 においてn列の各単位画素11のリセットトランジスタ 15がオンになり、フローティングディフュージョンF Dの電位が電源電位 VDDにリセットされる。また、n列 の水平読み出し線28nの駆動パルスφTXn は、4つ の期間 t1~ t4 のうちの第3の期間 t3 だけ高レベル になり、その他は低レベルになっている。従って、この 第3の期間t3 においてn列の各単位画素11の転送ト ランジスタ13がオンになり、フォトダイオードPDか らフローティングディフュージョンFDへ蓄積された電 荷が転送される。

【0047】尚、図4における一番下の波形は、選択さ れているm行の単位画素11の転送トランジスタ13の ゲートの電位 $V_G$ を示しており、その上の波形は信号出 力
の
ひ
T
を
示
し
て
い
る
。

【0048】この駆動タイミングチャートを参照して、 本実施の形態の固体撮像装置30の駆動を順を追って説 明する。まず、m行が選択される水平走査期間1Hの先 頭の水平ブランキング期間HBLKにおいて、垂直選択 線20mの駆動パルスφVSm が高レベルになって、m 行の各単位画素11の転送選択トランジスタ17がオン 40 になると共に、垂直選択トランジスタ16もオンにな る。この状態は水平プランキング期間HBLKが終了し ても継続される。

【0049】水平ブランキング期間HBLKが終了した 後は図示しないが、1列から順次1bitの期間ずつ各 列に水平走査回路25からの駆動パルスが印加されてい く。図4に示すn列においては、次のように動作する。 第1の期間  $t_1$  では、駆動パルス $\phi$  HS $_n$  が高レベルに なり、このn列の水平選択トランジスタ23nがオンに なる。上述のように垂直選択トランジスタ16がオンに 50 り、固定パターンノイズを除去することができる。

なっているので、増幅トランジスタ14で生じた信号電 流を垂直選択トランジスタ16、垂直信号線21を経て 水平信号線22に伝送して信号出力 øOUTとして出力 することが可能になる。また同時に水平リセット線19 nの駆動パルスøRSTn が高レベルになり、n列の単 位画素11のリセットトランジスタ15がオンになり、 フローティングディフュージョンFDの電位がリセット されて電源電位VDDに等しくなる。これにより、増幅ト ランジスタ14を流れる信号電流も減少していく。第2 の期間  $t_2$  では、駆動パルス $\phi$  HS $_n$  が高レベルのまま で、水平リセット線19nの駆動パルスφRSTn が低 レベルになる。これにより、n列の単位画素11のリセ ットトランジスタ15がオフになり、フローティングデ ィフュージョンFDの電位が電源電位VDDに保持され、 増幅トランジスタ14にはこの電位に応じた信号電流が 流れる。このとき、垂直選択トランジスタ16及びn列 の水平選択トランジスタ23nはオンのままなので、リ セットされた電位に基づく信号電流が垂直信号線21n 及び水平信号線22を経て信号出力 φ O U T として出力

される。これにより、信号出力

OUTに、リセットさ

れた電位に基づく信号成分、いわゆるノイズ成分S0 が

現れる。第3の期間  $t_3$  では、駆動パルス $\phi$  HS $_n$  が高

レベルのままで、n列の水平読み出し線28nの駆動パ

ルスφTX<sub>n</sub> が高レベルになる。これにより、n列の各

単位画素11の転送トランジスタ13のゲートの電位V

G が駆動パルスφTXnと同様に高レベルになり、転送

トランジスタ13もオンになる。これにより、フォトダ

イオードPDに蓄積されていた電荷がフローティングデ

ィフュージョンFDに転送される。フローティングディ フュージョンFDに電荷が転送されて蓄積されることに より、フローティングディフュージョンFDの電荷の量 に対応した信号電流が増幅トランジスタ14から垂直選 択トランジスタ16に向かう。垂直選択トランジスタ1 6及び水平選択トランジスタ23nがオンのままなの で、この信号電流が水平信号線21n、水平信号線2 2、電流電圧変換回路26を経て信号出力。OUTとし て出力される。第4の期間 t4 では、駆動パルス φ HS nが高レベルのままで、n列の水平読み出し線28nの 駆動パルス $\phi$  T  $X_n$  が低レベルになる。これにより、転 送トランジスタ13がオフになり、フォトダイオードP Dに光電変換した電荷の蓄積を行うことが可能になる。 またフローティングディフュージョンFDの電位が安定 するので増幅トランジスタ14の信号電流も安定し、こ の安定した信号電流が信号出力φOUTとして出力され る。これにより、信号出力

OUTに、

蓄積された電荷 に対応した信号成分、いわゆるノイズ成分を含む画素信 号S<sub>1</sub>が現れる。

【0050】そして、相関二重サンプリングCDSによ って2つの信号成分S1及びS0を演算することによ

14

13

【0051】第4の期間  $t_4$  が終了し次のn+1列の1  $b_1$  t に移ると、駆動パルス $\phi$  H  $S_n$  も低レベルになり、n列の水平選択トランジスタ23nがオフになり、n列の信号電流は水平信号線22に流れなくなる。

【0052】そして、m行の全ての列の単位画素11から信号が読み出され、水平走査期間1 Hが終了すると、m行の垂直選択線20 mの駆動パルス $\phi$  V  $S_m$  が低レベルになり、m行の各単位画素11 の転送選択トランジスタ1 3 のゲートがカットオフされたバイアス状態となることにより、転送トランジスタ13 のゲートがフローティング状態になるため、前述のようにゲートの電位  $V_G$  が負電位側にシフトする。この負電位側にシフトした状態が、m行が選択される水平走査期間1 H以外の期間継続されるため、この間の暗電流が抑制される。

【0053】上述の本実施の形態によれば、先の実施の 形態と同様に、電荷蓄積の直前の転送トランジスタ13 のゲートがカットオフされたバイアス状態で、転送トラ ンジスタのゲートをフローティング状態にして電荷蓄積 を行うことにより、電荷蓄積の間に転送トランジスタ1 3の下でフォトダイオードPDからフローティングディ フュージョンFDへ電荷が流れてしまうことを抑制する ことができる。

【0054】上述の各実施の形態では、図13に示した 従来の4つのMOSトランジスタを有する構成のMOS 型固体撮像装置に対して、本発明を適用して転送選択トランジスタ17を設けたが、本発明はその他の構成のM OS型固体撮像装置にも適用することができる。例えばフォトダイオードを有して成る単位画素にMOSトランジスタを1つ~3つ設けた構成においても本発明を適用することができる。そして、少なくとも単位画素に転送トランジスタを有する構成であれば、本発明を適用して、転送トランジスタを転送選択トランジスタでオン/オフすると共に、転送トランジスタのゲートをフロティング状態にするように構成することが可能である。少なくとも単位画素に転送トランジスタを有して成り、かつ画素構造が簡略化された構成の実施の形態を次に示す。

【0055】本発明の別の実施の形態の固体撮像装置の 回路構成図を図5に示す。尚、図5において、機能・役 40 割が図1及び図3と同様の回路は、図1及び図3と同一 の符号を付している。この固体撮像装置40は、フォト ダイオードPD(12)を有して成る単位画素11にM OSトランジスタ(MISトランジスタ)から成る転送 トランジスタ13を有している。この単位画素11が、 マトリクス状に配列されて固体撮像装置40が構成される。

【0056】転送トランジスタ13のソース/ドレイン の一方がフォトダイオードPDに接続され、他方が垂直 信号線21に接続されている。即ちこの固体撮像装置4 50 0ではフローティングディフュージョンFDを設けていない。また、転送トランジスタ13のゲートは垂直読み出し線18に接続されている。

【0057】垂直信号線21は、反転増幅器42及び検

出キャパシタ43から成る電荷検出回路を介して水平選 択トランジスタ23のソース/ドレインの一方に接続さ れている。水平選択トランジスタ23のソース/ドレイ ンの他方は水平信号線22に接続されている。水平選択 トランジスタ23のゲートは水平走査回路25に接続さ 10 れ、駆動パルス $\phi$ H [ $\phi$ H<sub>1</sub>, ・・・ $\phi$ H<sub>n</sub>, ・・・] が供給され、例えばn列の水平選択トランジスタ23n のゲートには水平走査回路25から駆動パルスφHn が 印加される。水平信号線22の先には図示しないが図1 や図3に示した電流電圧変換回路26等が設けられる。 【0058】そして、各行には1つずつ転送選択トラン ジスタ17が設けられている。この転送選択トランジス タ17のソース/ドレインの一方は垂直走査回路24に 接続され、ソース/ドレインの他方は垂直読み出し線1 8に接続され、ゲートは垂直走査回路24に接続されて いる。各転送選択トランジスタ17のソース/ドレイン の一方には垂直走査回路 2 4 から駆動パルス φ T X 〔 φ  $TX_1$ , ・・・ $\phi TX_m$ ,  $\phi TX_{m+1}$ , ・・・〕が供給 され、例えばm行の転送選択トランジスタ17mには駆 動パルスφTXm が印加される。各転送選択トランジス タ17のゲートには垂直走査回路24から駆動パルス<sub>Φ</sub> A [ φ A<sub>1</sub> , ・・・ φ A<sub>m</sub> , φ A<sub>m+1</sub> , ・・・ ] が供給 され、例えばm行の転送選択トランジスタ17mのゲー トには駆動パルス o Am が印加される。

【0059】この場合も各行に転送選択トランジスタ17を設けて構成することにより、次のような動作がなされる。まず、m行の駆動パルス $\phi$ Amによりm行の転送選択トランジスタ17mがオンになったときには、m行の画素の転送トランジスタ13のゲートに垂直読み出し線18mを介して駆動パルスが印加される。これにより、駆動パルス $\phi$ TXmにより転送トランジスタ13のオン/オフの切換が可能になる。

【0060】一方、駆動パルスφAmによりm行の転送選択トランジスタ17mがオフになったときには、垂直走査回路24と垂直読み出し線18mとの間の転送選択トランジスタ17mのチャネルが切断されて、m行の垂直読み出し線18mとこれに接続されたm行の各単位画素11の転送トランジスタ13のゲートがカットオフされたバイアス状態となって、転送トランジスタ13のゲートがフローティング状態になる。

【0061】このように転送トランジスタ13のゲートがカットオフされたバイアス状態においてフローティング状態となることにより、先の実施の形態と同様に、ゲート下の界面における暗電流の発生を低減することができる。

【0062】図7の原理図において、本実施の形態では

ゲート33に印加される駆動パルスがφAm となる以外 は図1に示した実施の形態と同様であり、転送トランジ スタ17のゲートがカットオフされたバイアス状態で、 転送トランジスタ13のゲートをフローティング状態に することにより、この転送トランジスタ13のゲート電 位VGを負電位側にシフトさせて暗電流を低減すること ができる。

【0063】この固体撮像装置40の駆動タイミングチ ャートを図6に示す。m行の駆動パルスφAm は、m行 が選択される水平走査期間1Hの先頭の水平ブランキン グ期間HBLKは高レベルになっており、その他の期間 は低レベルになっている。従って、この水平ブランキン グ期間HBLKの間はm行の転送選択トランジスタ17 mはオンになっている。m行の転送用の駆動パルス ø T Xm は、上記水平ブランキング期間HBLKのうち一部 の期間だけ高レベルになり、その他の期間は低レベル例 えばOVとなっている。従って、この一部の期間ではm 行の単位画素の転送トランジスタ13がオンになる。一 方、n列の駆動パルスφHnは、上記の水平走査期間1 Hのうち水平ブランキング期間HBLKが終了した後の n列が選択される期間だけ高レベルになり、その他は低 レベルになっている。従って、この期間のみn列の水平 選択トランジスタ23nがオンになって、垂直信号線2 1 nから水平信号線22への信号の伝送が可能になる。

【0064】この駆動タイミングチャートを参照して、 本実施の形態の固体撮像装置40の駆動を順を追って説 明する。まず、m行が選択される水平走査期間1Hの先 頭の水平ブランキング期間HBLKにおいて、駆動パル スφAm が高レベルになって、m行の転送選択トランジ スタ17がオンになる。このとき駆動パルス φ Т Х m は 30 低レベルであるので、転送トランジスタ13はオンにな らない。続いて、駆動パルスøTXm も高レベルにな り、m行の各単位画素11の転送トランジスタ13のゲ ートの電位Vg が駆動パルスφTXm と同様に高レベル になり、転送トランジスタ13もオンになる。これによ り、フォトダイオードPDに蓄積されていた電荷が垂直 信号線21に伝送される。この水平ブランキング期間H BLKの時点では水平選択トランジスタ23がオフにな っているので、信号は垂直信号線21にとどまる。

[0065] そして、先に駆動パルス $\phi$  T  $X_m$  が低レベ 40 ル例えば0Vになり、転送トランジスタ13のゲートの 電位も低レベルになって、転送トランジスタ13がオフ になる。これにより、フォトダイオードPDに光電変換 した電荷の蓄積を行うことが可能になる。続いて、水平 ブランキング期間HBLKが終了すると、駆動パルスφ Am も低レベルになるので、m行の転送選択トランジス タ17がオフになる。これにより、m行の転送選択トラ ンジスタ17のチャネルが切断されて、m行の垂直読み 出し線18mと転送トランジスタ13のゲートがカット オフされたバイアス状態となることにより、転送トラン 50 領域59内に転送選択トランジスタ17のソース/ドレ

ジスタ13のゲートがフローティング状態になるため、 前述のようにゲートの電位VG が負電位側にシフトす る。この負電位側にシフトした状態が、m行が選択され る水平走査期間1Hの水平ブランキング期間HBLK以 外の期間継続されるため、この間の暗電流が抑制され

【0066】この後は図示しないが、1列から順次各列 に水平走査回路25からの駆動パルスが印加されてい く。図6に示すn列においては、n列が選択されるとき に水平走査回路 2 5 からの駆動パルス φ Hn が高レベル になる。これにより、このn列の水平選択トランジスタ 23nがオンになり、垂直信号線21にあった信号が水 平信号線22に伝送され、所定の回路を経て蓄積された 電荷に対応した信号出力が出力される。次のn+1列に 移ると、駆動パルスφHSn も低レベルになり、n列の 水平選択トランジスタ23nがオフになり、n列の信号 電流は水平信号線22に流れなくなる。そして、m行の 全ての列の単位画素11から信号が読み出され、水平走 査期間1Hが終了すると、次のm+1行に移る。

【0067】上述の本実施の形態によっても、先の各実 施の形態と同様に、転送トランジスタ13のゲートがカ ットオフされたバイアス状態で、転送トランジスタのゲ ートをフローティング状態にして電荷蓄積を行うことに より、電荷蓄積の間に転送トランジスタ13の下でフォ トダイオードPDからフローティングディフュージョン FDへ電荷が流れてしまうことを抑制することができ る。

【0068】続いて、本発明による固体撮像装置のさら に他の実施の形態について説明する。本実施の形態は、 上述の各実施の形態で説明した暗電流の低減方法にさら に効果的に暗電流を低減するものである。

【0069】図8に本発明のさらに他の実施の形態の固 体撮像装置の概略構成図(回路の概略構成図)を示す。 本実施の形態は、前述の図1、図3及び図5に示した各 実施の形態の固体撮像装置10,30,40において、 さらに暗電流を低減するための構成である。

【0070】図8Aは転送トランジスタ部13及び転送 選択トランジスタ部17の平面図、図8Bは図8AのA -Aにおける断面図、図8Cは図8Bの要部(転送選択 トランジスタ部17)の拡大図をそれぞれ示している。 図8中、51は転送トランジスタ13のゲート、52及 び55は転送選択トランジスタ17のソース/ドレイ ン、54は転送選択トランジスタ17のゲート、53は 転送トランジスタ13と転送選択トランジスタ17とを 接続する配線、56は素子分離領域、57はゲート5 1,54の周囲のサイドウォールとゲート絶縁膜を構成 する絶縁膜をそれぞれ示す。配線53は、図1及び図5 の固体撮像装置では垂直読み出し線18に相当する。

【0071】また、図8Cの拡大図に示すように、p型

インとなるn型領域52及び55が形成され、配線53 に接続される右のn型領域52は低不純物濃度

(n<sup>-</sup>)、左のn型領域55は高不純物濃度(n<sup>+</sup>)となっている。また左側には低濃度のいわゆるLDD領域58が形成されている。尚、p型領域59は特に限定しないが、p型基板、基板に不純物導入して形成されたp型不純物領域、p型エピタキシャル層等の構成が考えられる。

【0072】この図8の転送トランジスタ13及び転送 選択トランジスタ17の構成が、前述の図1、図3及び 10 図5の各実施の形態の固体撮像装置10,30,40に おける各転送トランジスタ13及び転送選択トランジス タ17に適用される。

【0073】本実施の形態では、特に、転送選択トランジスタ17側において、転送トランジスタ13のゲート51に配線53を介して接続された転送選択トランジスタ17の右の低濃度n型領域52の外側に一部p型領域59が露出し、露出した部分59aと低濃度n型領域52の表面に、×印で示す結晶欠陥60が形成されている。

【0074】この結晶欠陥60は、結晶欠陥60において電荷が発生し、発生した電荷が移動してリーク電流を発生する要因となるものである。

【0075】左の高濃度 n型領域55側では、空乏領域61Aは高濃度 n型領域55の外の素子分離領域56下に形成される。一方、右の低濃度 n型領域52側では、空乏領域61Bは、低濃度 n型領域52と p型領域59の露出部59aの pn接合付近に形成される。これにより、pn接合部に結晶欠陥60に起因する電荷(電子)が生成して、図9に示すように電子e<sup>-</sup>が移動してリーク電流を生じる。

【0076】このリーク電流が図9に示すように配線53を流れることにより、転送トランジスタ13のゲート51に達して、このゲート51がさらに負電位にシフトするようになる。従って、ゲート51下の暗電流をより効果的に抑制することができる。

【0077】このリーク電流によりゲート51に印加される負電位は、p型領域59と低濃度n型領域52とのビルドインポテンシャル分に相当する。

【0078】図8に示す構造を製造する方法を図10を用いて説明する。まず、図示しないが、p型領域59にLOCOS (LOCal Oxidation of Silicon)酸化膜からなる素子分離領域56を形成しておく。そして、例えば多結晶シリコン膜を形成し、所定のパターンにパターニングしてゲート54を形成する。

【0079】次に、図10Aに示すように、ゲート54をマスクとしてp型領域59にn型の低濃度のイオン注入を行って、低濃度n型領域52を形成する。次に、図10Bに示すように、全面を覆って例えばSiO2もしくはSi3N4からなる絶縁層71を形成する。

18

【0080】次に、図10Cに示すように、絶縁層71に対してエッチバック72を行うことにより、ゲート54の外側にサイドウォール57を形成すると共に、その他の絶縁層71を除去する。このとき、エッチバック72の条件は、素子分離領域56のLOCOS酸化膜のSiO2と絶縁層71とのエッチング選択比が取れないので、素子分離領域56もエッチングされて、そのエッジ部が後退する。これにより、p型領域59のpn接合付近の部分59aが表面に露出する。この露出した部分59aは、エッチバック72のエッチングによりダメージを受け、この際に界面準位密度の増大や結晶欠陥の発生が起こる。

【0081】次に、図10Dに示すように、後に配線53が接続される側(図中右側)の低濃度n型領域52を覆ってレジスト73を堆積し、このレジスト73をマスクとして、p型領域59に高濃度のn型不純物のイオン注入74を行って、高濃度n型領域55を形成する。このとき、絶縁膜57のサイドウォールによって、その下には高濃度のn型不純物のイオン注入74がなされず、低濃度n型領域52が残ってLDD領域58となる。また、高濃度のn型不純物のイオン注入74を行うことにより、後退した素子分離領域56の位置までn型不純物が注入されるため、表面のp型領域が露出しなくなると共に結晶欠陥のある場所からpn接合部が離れるのでリーク電流が抑制される。

【0082】続いて、レジスト73を除去して、図10 Eに示すように、図8に示した構成の本実施の形態の固体撮像装置を製造することができる。低濃度n型領域5 2とp型領域59とによるpn接合の一部が表面に露出しており、しかもこの部分はエッチバック72により表面に結晶欠陥60(図8C・図9参照)が形成されているため、この部分でリーク電流を発生する。

【0083】上述の本実施の形態においては、配線53に接続する低濃度n型領域52には高濃度n型領域を形成するイオン注入74を行わないため、エッチングダメージにより増大した界面準位密度、結晶欠陥は空乏領域61B内に含まれ、そのためリーク電流が増大する。

【0084】尚、配線53との接続抵抗を低減するために、右のn型領域も高濃度n型領域55にしたい場合も40 考えられる。その場合の製法を図11に示す。図11A ~図11Cは、図10A~図10Cに示した工程と同じである。

【0085】本製法では、図11Cの状態から、通常のCMOSトランジスタの製造プロセスと同様に、両側のn型領域に高濃度のn型不純物のイオン注入を行う。即ち図11Dに示すように、低濃度n型領域52に対して、高濃度のn型不純物のイオン注入74を行って、高濃度n型領域55及びLDD領域58を形成する。高濃度n型領域55は、エッチバックで後退した素子分離領50 域56のエッジまで形成され、p型領域59が表面に露

出しなくなる。

【0086】続いて、表面をレジスト75で覆い、右の 高濃度n型領域55と素子分離領域56の境界付近のみ レジスト75に開口を形成する。このレジスト75をマ スクとして、エッチング76を行う。これにより、素子 分離領域56のエッジがさらに後退して、再びp型領域 の一部59aが表面に露出する。このときエッチングさ れた表面においては、図示しないが結晶欠陥が形成され る。

19

て高濃度n型領域55とp型領域の表面に露出した部分 59aに結晶欠陥を形成して、これらのpn接合部にリ ーク電流を発生させることができ、配線53を通じて転 送トランジスタ13のゲート51に負電位を与えること ができる。また、図10の製法と比較して、工程数が増 える代わりに、配線53に接続されるn型領域55が高 濃度であるために配線53との接触抵抗が小さくなる利 点を有している。特に配線53にA1配線等の金属配線 を使用する場合に有効である。

【0088】尚、本実施の形態による、pn接合部付近 20 の単位長さ当たりのリーク電流は、数 p A / μ mオーダ ーに達し、10fF程度の容量を持つ転送トランジスタ 13のゲート51を10H(水平走査期間)程度の期間 即ち100μ秒程度で-0.7 V程度まで充電すること ができる。

【0089】本実施の形態では、素子分離領域56をL OCOS酸化膜により形成した場合について説明した が、素子分離領域を表面に溝を掘って絶縁層で埋めた埋 め込み絶縁層により形成してもよい。その場合の形態を 図12に示す。図12に示すように、埋め込み絶縁層に より素子分離領域65を形成する。そして、配線53に 接続される右側の低濃度のn型領域52及びその下のp 型領域59と素子分離領域65との境界付近に結晶欠陥 66が形成されている。従って、低濃度のn型領域52 及びその下のp型領域59とによるpn接合部付近に結 晶欠陥66があり、これによりリーク電流を発生させ て、配線53を通じて転送トランジスタ13のゲート5 1に負電位を付与することができる。

【0090】素子分離領域65を構成する埋め込み絶縁 層は、エッチングにより溝を形成した後、表面を覆って 絶縁層を形成し、溝内を除く表面の絶縁層を除去するこ とによって形成することができる。そして、溝を形成す るエッチングの際に結晶欠陥66が形成される。

【0091】尚、左側の高濃度のn型領域55では、結 晶欠陥によるリーク電流を抑制するために、素子分離領 域65の周囲にイオン注入によりp型不純物領域67が 形成されている。この p 型不純物領域 6 7 を形成するこ とにより、pn接合部が結晶欠陥から離れるためリーク 電流を抑制することができる。

【0092】本発明は、上述の実施の形態に限定される 50 ートである。

ものではなく、本発明の要旨を逸脱しない範囲でその他 様々な構成が取り得る。

[0093]

【発明の効果】上述の本発明によれば、転送用トランジ スタのゲートがカットオフされたバイアス状態で、ゲー トをフローティング状態とすることにより、ゲートと外 部との間の容量を利用してゲートに負電位を付与するこ とができる。これによりゲートの下のポテンシャル分布 を変化させて、ゲート下の電荷の移動を抑制することが 【0087】この製法によれば、右側のn側領域におい 10 可能になる。従って、暗電流の発生を低減して良好な信 号出力を得ることができ、良好な画質の固体撮像装置を 構成することができる。

> 【0094】また、転送用トランジスタのゲートに接続 されるトランジスタのソース・ドレイン領域の接合近傍 にリーク電流が発生する結晶欠陥が形成されている構成 としたときには、接合近傍に形成された結晶欠陥に起因 するリーク電流によって、さらに転送ゲートに充分な負 電位が印加できるため、より効果的に暗電流を抑制する ことができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施の形態の固体撮像装置の回路構 成図である。

【図2】図1の固体撮像装置の駆動タイミングチャート である。

【図3】本発明の他の実施の形態の固体撮像装置の回路 構成図である。

【図4】図3の固体撮像装置の駆動タイミングチャート

【図5】本発明の別の実施の形態の固体撮像装置の回路 の構成図である。

【図6】図5の固体撮像装置の駆動タイミングチャート である。

【図7】原理を説明する図である。

【図8】本発明の固体撮像装置のさらに他の実施の形態 を示す図である。

A 転送トランジスタ部及び転送選択トランジスタ部の 平面図である。

B 図8AのA-Aにおける断面図である。

C 図8Bの要部の拡大図である。

【図9】図8の固体撮像装置における電子の移動を説明 する図である。

【図10】A~E 図8の固体撮像装置の一製法を示す 工程図である。

【図11】 A~E 図8の固体撮像装置の他の製法を示 す工程図である。

【図12】素子分離領域を埋め込み絶縁層で形成した形 態を示す図である。

【図13】従来の固体撮像装置の回路構成図である。

【図14】図13の固体撮像装置の駆動タイミングチャ


【符号の説明】
10,30,40 固体撮像装置、11 単位画素、1
2,PD フォトダイオード、13 転送トランジスタ、14 増幅トランジスタ、15 リセットトランジスタ、16 垂直選択トランジスタ、17 転送選択ト


21


スタ、16 垂直選択トランジスタ、17 転送選択トランジスタ、18垂直読み出し線、19 水平リセット線、20 垂直選択線、21 垂直信号線、22 水平信号線、23 水平選択トランジスタ、24 垂直走査

回路、25 水平走查回路、26 電流電圧変換回路、

28 水平読み出し線、51,54 ゲート、52 低 濃度 n型領域、53 配線、55 高濃度 n型領域、56,65 素子分離領域、57 絶縁膜、58 LDD 領域、59 p型領域、60,66 結晶欠陥、61 A,61B 空乏領域、71 絶縁層、72 エッチバック、73,75 レジスト、74 高濃度イオン注入、76 エッチング、FD フローティングディフュージョン







17 (17m)

PD 18(18m)

A12 13 11


21(21n)


23(23n)


22


40

【図5】













【図8】









フロントページの続き

(72)発明者 鈴木 亮司 東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内 (72)発明者 馬渕 圭司 東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内

F ターム(参考) 4M118 AA05 AB01 BA14 CA03 DB01 DD09 EA01 FA06 FA28 FA33 5C024 AA01 CA11 GA01 GA32 GA41 JA22